SN65LVDT386DGGG4

这一系列的4通道、8通道或16通道差分线路接收器（可选集成端接电阻）实现了低压差分信号（LVDS）的电气特性。这种信号技术将5V差分标准电平（如EIA/TIA - 422B）的输出电压电平降低，以降低功耗、提高开关速度，并允许在3V电源轨下工作。 在输入共模电压范围内，任何一个差分接收器在±100mV的差分输入电压下都能提供有效的逻辑输出状态。输入共模电压范围允许两个LVDS节点之间存在1V的地电位差。此外，LVDS信号的高速切换几乎总是需要在电缆或传输介质的接收端使用线路阻抗匹配电阻。LVDT产品通过将该电阻与接收器集成在一起，省去了这个外部电阻。 该器件和信号技术的预期应用是在约100Ω的受控阻抗介质上进行点对点基带数据传输。传输介质可以是印刷电路板走线、背板或电缆。大量接收器集成在同一衬底上，再加上平衡信号的低脉冲偏斜，使得时钟和数据在同步并行数据传输中能够实现极其精确的时序对齐。当与配套的8通道或16通道驱动器（分别为SN65LVDS389或SN65LVDS387）配合使用时，单沿时钟系统每秒可实现超过2亿次的数据传输，且功耗很低。

• 四通道（'390）、八通道（'388A）或十六通道（'386）线路接收器满足或超过ANSI TIA/EIA - 644标准要求
• LVDT产品集成110Ω线路端接电阻
• 设计信号速率高达250 Mbps
• SN65版本总线终端静电放电防护超过15 kV
• 采用单一3.3V电源供电
• 典型传播延迟时间为2.6 ns
• 输出偏斜100 ps（典型值），器件间偏斜小于1 ns
• LVTTL电平可承受5V电压
• 开路故障保护
• 直插式引脚排列
• 采用引脚间距为20密耳的薄型收缩小外形封装

• 无线基础设施
• 电信基础设施
• 打印机