TPS5633PWP

TPS5615系列同步降压调节器控制器可为DSP提供精确的电源电压。输出电压由电阻分压器在内部设定，在整个工作温度范围内精度达1%。采用具有用户可选迟滞功能的迟滞控制器，可显著减少负载瞬变引起的过冲和下冲。从比较器输入到输出驱动器的传播延迟小于250 ns。输出驱动器的过流关断和交叉保护功能相结合，可消除输出FET中的破坏性故障。PWRGD监控输出电压，当输出电压降至标称输出电压的93%以下时，将集电极开路输出拉低。若输出电压比标称值高出15%，过压电路将禁用输出驱动器。禁止引脚可用于控制电源排序。禁止和欠压锁定功能可确保在控制器启动前，12 V电源电压和系统电源电压（5 V或3.3 V）处于正常工作范围内。输出驱动电路包含2 A驱动器，内置8 V栅极电压调节器，可为当今的高功率DSP轻松提供足够的功率。高端驱动器可配置为接地参考驱动器或浮动自举驱动器。TPS5615系列采用28引脚TSSOP PowerPad封装。其工作结温范围为0℃至125℃。

参考电压部分由温度补偿带隙基准和设定输出电压选项的电阻分压器组成。在0℃至125℃的整个结温范围以及11.4 V至12.6 V的VCC电源电压范围内，输出电压VREF与标称设定值的偏差在1%以内。参考网络的输出通过缓冲器间接引出至VREFB引脚。该引脚上的电压与VREF的偏差在2%以内。除了设置迟滞比较器的迟滞外，不建议用VREFB驱动负载，因为从VREFB汲取的电流会设定慢启动电容的充电电流。

迟滞比较器调节同步降压转换器的输出电压。迟滞由两个外部电阻设定，以VREF为中心。两个外部电阻构成从VREFB到ANAGND的电阻分压器，输出电压连接到VHYST引脚。从比较器输入到驱动器输出的传播延迟迟滞为250 ns（最大值）。最大迟滞设置为60 mV。

低端驱动器设计用于驱动低Rds(on) n沟道MOSFET。驱动器的电流额定值为2 A（源极或漏极）。低端驱动器的偏置在内部连接到DRV调节器。

高端驱动器设计用于驱动低Rds(on) n沟道MOSFET。驱动器的电流额定值为2 A（源极或漏极）。高端驱动器可配置为接地参考驱动器或浮动自举驱动器。配置为浮动驱动器时，驱动器的偏置电压由DRV调节器产生。连接在DRV和BOOT引脚之间的内部自举二极管为肖特基二极管，可提高驱动效率。BOOT和DRVGND之间可施加的最大电压为30 V。通过将BOOTLO连接到DRVGND，并将BOOT连接到DRV或VCC，可将驱动器接地。

死区时间控制通过主动控制MOSFET驱动器的导通时间，防止在开关转换期间直通电流流过主功率FET。在低端FET的栅极驱动电压低于2 V之前，高端驱动器不允许导通；在两个FET的结点电压（Vphase）低于2 V之前，低端驱动器不允许导通。

电流检测通过在高端功率FET导通时对其两端的电压进行采样和保持来实现。采样网络由一个内部60 Ω开关和一个外部陶瓷保持电容组成。保持电容的推荐值在0.033 μF至0.1 μF之间。实际值应使时间常数（60 Ω x CH）大于FET导通时间。内部逻辑控制采样/保持开关的导通和关断，使得开关在Vphase电压变为高电平时才导通，在高端驱动器的输入变为低电平时关断。因此，仅当高端FET导通电流时才会进行采样。IOUT引脚上的电压等于所检测到的高端电压的2倍。在需要更高电流检测精度的应用中，可在高端FET串联一个检测电阻，电流检测电路可对检测电阻两端的电压进行采样。