XIO1100ZGB

XIO1100是一款PCI Express物理层（PHY）器件，符合PCI Express基础规范1.1版。它通过采用英特尔公司在《PCI Express架构物理层接口》（也称为PIPE接口）中描述的接口的改进版本，将PCI Express介质访问层（MAC）与PCI Express串行链路相连接。这种PIPE接口的改进版本被称为TI - PIPE接口。 TI - PIPE接口是一种引脚可配置的接口，可配置为16位或8位接口。 16位TI - PIPE接口是一个125 MHz的16位并行接口，具有一个由RXCLK输出时钟驱动的16位输出总线（RXDATA）和一个由TXCLK输入时钟驱动的16位输入总线（TXDATA）。两条总线均采用单数据速率（SDR）时钟，数据在相关时钟的上升沿转换。8位TI - PIPE接口是一个250 MHz的8位并行接口，具有一个由RXCLK输出时钟驱动的8位输出总线（RXDATA）和一个由TXCLK输入时钟驱动的8位输入总线（TXDATA）。两条总线均采用双数据速率（DDR）时钟，数据在时钟的上升沿和下降沿都有转换。 XIO1100物理层通过一个发送差分对（TXP和TXN）和一个接收差分对（RXP和RXN）与2.5 Gbps的PCI Express串行链路相连接。XIO1100物理层接收差分对（RXP和RXN）接收到的传入数据会通过RXDATA输出总线转发到MAC。从MAC通过TXDATA输入总线接收到的数据会转发到XIO1100物理层的发送差分对（TXP和TXN）。 XIO1100还负责处理输出数据的8B/10B编码/解码和扰码/解扰。此外，XIO1100可以根据8B/10B机制保证的转换，在接收端恢复/内插时钟，并将其提供给数据链路层逻辑的接收端。 除了TI - PIPE接口外，XIO1100还有一些德州仪器（TI）专有的边带信号，一些客户可能希望利用这些信号来使用XIO1100的额外低功耗状态特性（例如，在L1电源状态期间禁用锁相环）。

• X1 PCI Express串行链路
• 符合PCI Express 1.1标准
• 可选参考时钟（100 MHz、125 MHz）
• 低功耗能力
• TI - PIPE MAC接口
• 源同步发送和接收端口
• 125 MHz发送/接收时钟
• 可选16位SDR或8位DDR模式
• 100引脚MicroStar BGA封装
• 可选1.5 V或1.8 V LVCMOS缓冲器