72V801L15PFGI

IDT72V801/72V811/72V821/72V831/72V841/72V851 是双同步（时钟控制）FIFO。该器件在单个封装中功能上等同于两个 IDT72V201/72V211/72V221/72V231/72V241/72V251 FIFO，所有相关的控制、数据和标志线都分配到了单独的引脚上。

IDT72V801/72V811/72V821/72V831/72V841/72V851 中包含的每个 FIFO（分别称为 FIFO A 和 FIFO B）都有一个9位输入数据端口（DA0 - DA8, DB0 - DB8）和一个9位输出数据端口（QA0 - QA8, QB0 - QB8）。每个输入端口由一个自由运行的时钟（WCLKA, WCLKB）以及两个写使能引脚（WENA1, WENA2, WENB1, WENB2）控制。当相应的写使能引脚被激活时，在每个写时钟（WCLKA, WCLKB）的上升沿将数据写入这两个数组中的每一个。

每个 FIFO 银行的输出端口由其相关的时钟引脚（RCLKA, RCLKB）和两个读使能引脚（RENA1, RENA2, RENB1, RENB2）控制。读时钟可以与写时钟连接以进行单时钟操作，或者两个时钟可以异步运行以进行双时钟操作。每个 FIFO 的读端口提供了一个输出使能引脚（OEA, OEB），用于三态输出控制。

每个 FIFO 有两个固定的标志位：空（EFA, EFB）和满（FFA, FFB）。为了提高内存利用率，每个 FIFO 银行还提供了两个可编程标志位：接近空（PAEA, PAEB）和接近满（PAFA, PAFB）。如果不进行编程，可编程标志位默认为 EFA+7 和 EFB+7 作为 PAEA 和 PAEB，FFA-7 和 FFB-7 作为 PAFA 和 PAFB。

IDT72V801/72V811/72V821/72V831/72V841/72V851 的架构适用于许多灵活的配置，例如：两级优先级数据缓冲、双向操作、宽度扩展和深度扩展。

这种 FIFO 采用 IDT 的高性能亚微米 CMOS 技术制造。

• 2级优先数据缓冲
• 双向操作
• 宽度扩展
• 深度扩展