OMAPL137DZKBT3

OMAP-L137 设备是一款基于 ARM926EJ-S 和 TMS320C674x DSP 核心的低功耗应用处理器。与其他 TMS320C6000 平台的 DSP 成员相比，它的功耗显著更低。

OMAP-L137 设备使原始设备制造商（OEM）和原始设计制造商（ODM）能够快速推出具有强大操作系统支持、丰富用户界面和高性能处理能力的产品，通过完全集成的混合处理器解决方案提供最大灵活性。

OMAP-L137 设备的双核架构结合了 DSP 和精简指令集计算机（RISC）技术的优点，集成了高性能的 TMS320C674x DSP 核心和 ARM926EJ-S 核心。

ARM926EJ-S 是一款 32 位 RISC 处理器核心，可以执行 32 位或 16 位指令，并处理 32 位、16 位或 8 位数据。该核心使用流水线技术，使得处理器和内存系统的所有部分都能连续运行。

ARM 核心有一个协处理器 15（CP15）、保护模块以及带有旁路缓冲的数据和程序存储管理单元（MMU）。ARM 核心有独立的 16 KB 指令缓存和 16 KB 数据缓存。这两个内存块都是四路组相联，采用虚拟索引虚拟标记（VIVT）。ARM 核心还有 8 KB 的 RAM（向量表）和 64 KB 的 ROM。

OMAP-L137 DSP 核心采用两级缓存架构。一级程序缓存（L1P）是一个 32 KB 的直接映射缓存，而一级数据缓存（L1D）是一个 32 KB 的两路组相联缓存。二级程序缓存（L2P）由 256 KB 的内存空间组成，该空间在程序和数据空间之间共享。L2 内存可以配置为映射内存、缓存或两者的组合。虽然 DSP L2 可以被 ARM 和系统中的其他主机访问，但还有一个额外的 128 KB RAM 共享内存可供其他主机使用，而不影响 DSP 性能。

外设包括：一个 10/100 Mbps 以太网 MAC（EMAC），带有管理数据输入/输出（MDIO）模块；两个 I2C 总线接口；三个多通道音频串行端口（McASP），每个都有 16/12/4 个串行器和 FIFO 缓冲区；两个 64 位通用定时器，每个都可以配置（其中一个可配置为看门狗）；一个可配置的 16 位主机端口接口（HPI）；最多 8 组 16 个引脚的通用输入/输出（GPIO），具有可编程中断/事件生成模式，与其他外设复用；3 个 UART 接口（其中一个同时具有 RTS 和 CTS）；三个增强型高分辨率脉宽调制器（eHRPWM）外设；三个 32 位增强型捕获（eCAP）模块外设，可以配置为 3 个捕获输入或 3 个辅助脉宽调制器（APWM）输出；两个 32 位增强型正交编码脉冲（eQEP）外设；以及两个外部存储器接口：一个用于较慢存储器或外设的异步和 SDRAM 外部存储器接口（EMIFA），以及一个用于 SDRAM 的高速存储器接口（EMIFB）。

以太网媒体访问控制器（EMAC）提供了 OMAP-L137 设备与网络之间的高效接口。EMAC 支持 10Base-T 和 100Base-TX，或 10 Mbps 和 100 Mbps 的半双工或全双工模式。此外，还提供了一个 MDIO 接口用于 PHY 配置。

HPI、I2C、SPI、USB1.1 和 USB2.0 端口允许 OMAP-L137 设备轻松控制外设设备并与主机处理器通信。

丰富的外设集提供了控制外部外设和与外部处理器通信的能力。有关每个外设的详细信息，请参阅本文档后面的相应章节及相关外设参考指南。

OMAP-L137 设备为 ARM 和 DSP 提供了一整套开发工具。这些工具包括 C 编译器、DSP 汇编优化器以简化编程和调度，以及 Windows 调试器接口以便查看源代码执行情况。

• 软件支持 - TI DSP/BIOS - 芯片支持库和DSP库
• 双核SoC - 375 MHz和456 MHz ARM926EJ-S RISC MPU - 375 MHz和456 MHz C674x VLIw DSP
• ARM926EJ-S 核心 - 32位和16位（Thumb）指令 - DSP指令扩展 - 单周期MAC - ARM Jazelle技术 - 嵌入式ICE-RT实时调试
• ARM9内存架构 - 16KB指令缓存 - 16KB数据缓存 - 8KB RAM（向量表） - 64KB ROM
• C674x指令集特性 - C67x+和G fx+ ISA的超集 - 最高3648 MIPS和2736 MFLOPS C674x - 字节寻址（8、16、32和64位数据） - 8位溢出保护 - 位域提取、设置、清除 - 规范化、饱和、位计数 - 紧凑的16位指令
• C674x两级缓存内存架构 - 32KB L1P程序RAM/缓存 - 32KB L1D数据RAM/缓存 - 256KB L2统一映射RAM/缓存 - 灵活的RAM/缓存分区（L1和L2）
• 增强型直接内存访问控制器3 (EDMA3)： - 2个传输控制器 - 32个独立DMA通道 - 8个快速DMA通道 - 可编程传输突发大小
• TMS320C674x定点和浮点VLIw DSP核心 - 支持非对齐的加载存储架构 - 64个通用寄存器（32位） - 六个ALU（32位和40位）功能单元 - 支持32位整数、SP（IEEE单精度/32位）和DP（IEEE双精度/64位）浮点 支持每时钟最多四个SP加法，每两个时钟四个DP加法 每个周期支持最多两个浮点（SP或DP）倒数近似（RCPxP）和平方根倒数近似（RSQRxP）操作 - 两个乘法功能单元 支持混合精度IEEE浮点乘法，最高可达： - 每时钟2 SP x SP -> SP - 每两个时钟2 SP x SP -> DP - 每三个时钟2 SP x DP -> DP - 每四个时钟2 DP x DP -> DP - 定点乘法支持每时钟两个32 x 32位乘法、四个16 x 16位乘法或八个8 x 8位乘法，以及复数乘法 - 指令打包减少代码大小 - 所有指令有条件执行 - 硬件支持模数循环操作 - 保护模式操作 - 异常支持错误检测和程序重定向
• 128KB共享内存
• 3.3-V LVCMOS I/O（USB接口除外）
• 两个外部存储器接口： - EMIFA - NOR（8位或16位宽数据） - NAND（8位或16位宽数据） - 16位SDRAM，地址空间128 MB - EMIFB - 32位或16位SDRAM，地址空间256 MB
• 三个可配置的16550型UART模块： - UART0带调制解调器控制信号 - 仅UART0上的自动流控信号（CTS, RTS） - 16字节FIFO - 16倍或13倍过采样选项
• LCD控制器
• 两个串行外设接口（SPI），每个有一个芯片选择
• 多媒体卡（MMC）/安全数字（SD）卡接口，带安全数据I/O（SDIO）
• 两个主从互连电路（I2C总线）
• 一个主机端口接口（HPI），16位宽多路地址/数据总线，用于高带宽可编程实时单元子系统（PRUSS） - 两个独立的可编程实时单元（PRU）核心 - 32位加载和存储RISC架构 - 每个核心4KB指令RAM，512字节数据RAM PRUSS可以通过软件禁用以节省功耗 - 标准电源管理机制 - 整个子系统在一个PSC时钟门控域下进行时钟门控 - 专用中断控制器 - 专用切换中央资源
• USB 1.1 OHCI（主机）带集成PHY（USB1） USB 2.0 OTG端口带集成PHY（USB0） - USB 2.0高速和全速客户端 - USB 2.0高速、全速和低速主机 - 端点0（控制） 端点1、2、3、4（控制、批量、中断或ISOC） RX和TX
• 三个多通道音频串行端口（McASPs）： - 六个时钟区域和28个串行数据引脚 - 支持TDM、I2S等格式 - DIT能力（McASP2） - 发送和接收FIFO缓冲区
• 10/100 Mbps以太网MAC（EMAC）： - IEEE 802.3兼容（仅3.3-V I/O） - RMII介质独立接口 - 管理数据I/O（MDIO）模块
• 实时时钟，带32 kHz振荡器和独立电源轨
• 一个64位通用定时器（可配置为两个32位定时器）
• 一个64位通用看门狗定时器（可配置为两个32位通用定时器）
• 三个增强型脉宽调制器（eHRPwMs）： - 专用16位时间基准计数器，具有周期和频率控制 - 6个单边沿、6个双边沿对称或3个双边沿不对称输出 - 死区生成 - 通过高频载波进行PwM斩波 - 行程区域输入
• 三个32位增强型捕获（eCAP）模块： - 可配置为3个捕获输入或3个辅助脉宽调制器（APwM）输出 - 单次捕获最多四个事件时间戳
• 两个32位增强型正交编码器脉冲（eQEP）模块
• 256球无铅塑料球栅阵列（PBGA）[ZKB后缀]，1.0 mm球间距
• 商业、工业、扩展或汽车温度等级

• 音频接收器
• 车载功放
• 声吧
• 家庭影院系统
• 专业音频
• 网络流媒体音频