TMS320C6746EZCE3

TMS320C6746 定点和浮点 DSP 是一款基于 C674x DSP 内核的低功耗应用处理器。该 DSP 显著降低了功耗

• 375 和 456 MHz 的 C674x 定点和浮点 VLIW DSP
• C674x 指令集特性：- C67x+ 和 Gfx+ ISA 的超集 - 高达 3648 MIPS 和 2746 MFLOPS - 字节寻址（8、16、32 和 64 位数据） - 8 位溢出保护 - 位域提取、设置、清除 - 归一化、饱和、位计数 - 紧凑的 16 位指令
• C674x 两级缓存架构：- 32KB 的 L1P 程序 RAM/缓存 - 32KB 的 L1D 数据 RAM/缓存 - 256KB 的 L2 统一映射 RAM/缓存 - 灵活的 RAM/缓存分区（L1 和 L2）
• 增强型直接内存访问控制器 3（EDMA3）：- 2 个通道控制器 - 3 个传输控制器 - 64 个独立 DMA 通道 - 16 个快速 DMA 通道 - 可编程传输突发大小
• TMS320C674x 浮点 VLIW DSP 内核：- 支持非对齐访问的加载 - 存储架构 - 64 个通用寄存器（32 位） - 6 个 ALU（32 和 40 位）功能单元 - 支持 32 位整数、SP（IEEE 单精度/32 位）和 DP（IEEE 双精度/64 位）浮点 - 每个时钟支持多达 4 次 SP 加法，每两个时钟支持 4 次 DP 加法 - 每个周期支持多达 2 次浮点（SP 或 DP）倒数近似（RCPxP）和平方根倒数近似（RSQRxP）运算 - 两个乘法功能单元：- 支持混合精度 IEEE 浮点乘法，最高可达：- 每个时钟 2 次 SP×SP→SP - 每两个时钟 2 次 SP×SP→DP - 每三个时钟 2 次 SP×DP→DP - 每四个时钟 2 次 DP×DP→DP - 定点乘法每个时钟周期支持 2 次 32×32 位乘法、4 次 16×16 位乘法或 8 次 8×8 位乘法，以及复数乘法 - 指令打包减少代码大小 - 所有指令均可条件执行 - 硬件支持模循环操作 - 保护模式操作 - 支持异常检测和程序重定向
• 软件支持：- TI DSP BIOS - 芯片支持库和 DSP 库
• 1.8V 或 3.3V LVCMOS I/O（USB 和 DDR2 接口除外）
• 两个外部存储器接口：- EMIFA - NOR（8 或 16 位宽数据） - NAND（8 或 16 位宽数据） - 16 位 SDRAM，128MB 地址空间 - DDR2/移动 DDR 内存控制器，可选以下之一：- 16 位 DDR2 SDRAM，256MB 地址空间 - 16 位 mDDR SDRAM，256MB 地址空间
• 三个可配置的 16550 型 UART 模块：- 带调制解调器控制信号 - 16 字节 FIFO - 16 倍或 13 倍过采样选项
• 两个串行外设接口（SPI），每个都有多个片选信号
• 两个多媒体卡（MMC）/安全数字（SD）卡接口，带安全数据 I/O（SDIO）接口
• 两个主从式内部集成电路（I2C 总线）
• 一个主机端口接口（HPI），带 16 位宽复用地址和数据总线，用于高带宽
• 可编程实时单元子系统（PRUSS）：- 两个独立的可编程实时单元（PRU）内核 - 32 位加载 - 存储 RISC 架构 - 每个内核 4KB 指令 RAM - 每个内核 512 字节数据 RAM - PRUSS 可通过软件禁用以节省功耗 - 除了 PRU 内核的正常 R31 输出外，每个 PRU 的寄存器 30 也从子系统输出 - 标准电源管理机制 - 时钟门控 - 整个子系统位于单个 PSC 时钟门控域下 - 专用中断控制器 - 专用交换式中央资源
• 带集成 PHY 的 USB 2.0 OTG 端口（USB0）：- USB 2.0 高速和全速客户端 - USB 2.0 高速、全速和低速主机 - 端点 0（控制） - 端点 1、2、3 和 4（控制、批量、中断或等时）收发
• 一个多通道音频串行端口（McASP）：- 两个时钟区域和 16 个串行数据引脚 - 支持 TDM、I2S 等格式 - 支持 DIT - 收发 FIFO 缓冲区
• 两个多通道缓冲串行端口（McBSPs）：- 支持 TDM、I2S 等格式 - AC97 音频编解码器接口 - 电信接口（ST 总线、H100） - 128 通道 TDM - 收发 FIFO 缓冲区
• 10/100 Mbps 以太网 MAC（EMAC）：- 符合 IEEE 802.3 标准 - MII 媒体独立接口 - RMII 简化媒体独立接口 - 管理数据 I/O（MDIO）模块
• 视频端口接口（VPIF）：- 两个 8 位 SD（BT.656）、单个 16 位或单个原始（8、10 和 12 位）视频采集通道 - 两个 8 位 SD（BT.656）、单个 16 位视频显示通道
• 通用并行端口（uPP）：- 与 FPGA 和数据转换器的高速并行接口 - 两个通道的数据宽度为 8 至 16 位（含） - 单数据速率或双数据速率传输 - 支持带 START、ENABLE 和 WAIT 控制的多个接口
• 带 32kHz 振荡器和独立电源轨的实时时钟（RTC）
• 三个 64 位通用定时器（每个可配置为两个 32 位定时器）
• 一个 64 位通用或看门狗定时器（可配置为两个 32 位通用定时器）
• 两个增强型高分辨率脉冲宽度调制器（eHRPWMs）：- 带周期和频率控制的专用 16 位时基计数器 - 6 个单边沿输出、6 个双边沿对称输出或 3 个双边沿非对称输出 - 死区生成 - 高频载波 PWM 斩波 - 跳闸区输入
• 三个 32 位增强型捕获（eCAP）模块：- 可配置为 3 个捕获输入或 3 个辅助脉冲宽度调制器（APWM）输出 - 单次捕获多达四个事件时间戳
• 封装：- 361 球无铅塑料球栅阵列（PBGA）[ZCE 后缀]，0.65mm 球间距 - 361 球无铅 PBGA [ZWT 后缀]，0.80mm 球间距
• 商业、扩展或工业温度范围

• 货币检验
• 生物识别
• 机器视觉（低端）