我的订单购物车(0)联系客服帮助中心供应商合作嘉立创产业服务群
领券中心备货找料立推专区爆款推荐TI订货PLUS会员BOM配单工业品PCB/SMT面板定制
预售商品
8A34046E-000NLG8实物图
  • 8A34046E-000NLG8商品缩略图

温馨提醒:图片仅供参考,商品以实物为准

8A34046E-000NLG8

8A34046E-000NLG8

SMT扩展库SMT补贴嘉立创PCB免费打样
商品型号
8A34046E-000NLG8
商品编号
C1511257
商品封装
VFQFPN-72(10x10)​
包装方式
编带
商品毛重
0.001克(g)

商品参数

属性参数值
商品目录时钟发生器/频率合成器/PLL
最大输出频率1GHz
属性参数值
工作电压1.71V~3.465V
工作温度-40℃~+85℃

商品概述

用于SyncE和OTN的8A34046同步设备定时源(SETS)是一款高度集成的定时设备,具有四个数字锁相环(DPLL)通道DPLL/DCO_[0..3]和四个数控振荡器(DCO)通道DCO_[4..7]。DPLL可以锁定外部参考源或自由运行,也可配置为DCO。每个DCO可以由任何DPLL同步,也可以自由运行。此外,DCO可以由用于光传输网络(OTN)应用的外部算法控制。 8A34046支持对输入到输入、输入到输出以及输出到输出的相位偏移进行精确控制。该设备输出低抖动时钟,可直接同步100GBASE - R、40GBASE - R、10GBASE - R和10GBASE - W等接口以及更低速率的以太网接口,还有SONET/SDH和PDH接口。 内部系统模拟锁相环(APLL)必须提供频率在25MHz至54MHz之间的低相位噪声参考时钟。系统APLL的输出用于设备中所有分数输出分频器(FOD)的时钟合成。系统APLL参考源可以来自连接到OSCI引脚的外部晶体振荡器,也可以来自使用连接在OSCI和OSCO引脚之间晶体的内部振荡器。 系统DPLL生成内部系统时钟,供设备中的参考监视器和其他数字电路使用。如果提供给系统APLL的参考源满足预期应用的稳定性和精度要求,则系统DPLL可以自由运行,无需系统DPLL参考源。此外,系统DPLL可以锁定到满足预期应用稳定性和精度要求的外部参考源。系统DPLL可以从XO_DPLL引脚或通过参考选择多路复用器接收参考源。 内部系统时钟的频率精度/稳定性决定了DPLL在自由运行模式和保持模式下的频率精度/稳定性,也会影响DPLL在锁定和DCO模式下的漂移产生。

商品特性

  • 符合G.8262选项1和选项2以及G.8262.1标准
  • 支持ITU - T G.709频率
  • 符合ITU - T G.8251规定的OTN抖动和漂移要求
  • 四个独立的DPLL/DCO通道
  • 每个通道可作为频率合成器、抖动衰减器、数控振荡器(DCO)或数字锁相环(DPLL)
  • DPLL数字环路滤波器(DLF)可编程,截止频率范围为0.1Hz至22kHz
  • 每个DPLL通过分数输出分频器(FOD)生成输出频率
  • 每个FOD支持50ps分辨率的输出相位调整
  • 四个独立的DCO通道
  • 每个DCO通过分数输出分频器(FOD)生成独立的输出频率
  • DPLL/DCO和DCO通道可配置为卫星通道,增加其他DPLL/DCO或DCO通道可用的独立可编程FOD和输出级数量
  • 12个差分/24个LVCMOS输出
  • 频率范围为0.5Hz至1GHz(LVCMOS为250MHz)
  • 抖动低于150fs RMS(10kHz至20MHz)
  • 支持LVCMOS、LVDS、LVPECL、HCSL、CML、SSTL和HSTL输出模式
  • 差分输出摆幅可选:400mV / 650mV / 800mV / 910mV
  • 独立输出电压为3.3V、2.5V或1.8V
  • LVCMOS还支持1.5V或1.2V
  • 每个输出的时钟相位可单独以1ns至2ns为步长编程,总范围为±180°
  • 4个差分/8个单端时钟输入
  • 支持频率范围为1kHz至1GHz
  • 任何输入都可以映射到任何或所有定时通道
  • 冗余输入频率相互独立
  • 任何输入都可以指定为EPPS(每秒偶数脉冲)、1PPS(每秒脉冲)、5PPS、10PPS、50Hz、100Hz、1kHz、2kHz、4kHz和8kHz的外部帧/同步脉冲,并与可选的参考时钟输入相关联
  • 每个输入可编程相位偏移,最大可达±1.638μs,步长为50ps
  • 参考监视器根据信号丢失(LOS)、活动、频率监测和/或LOS输入引脚来判定参考源是否合格
  • 信号丢失(LOS)输入引脚(通过GPIO)可分配给任何输入时钟参考源
  • 自动参考选择状态机根据参考监视器、优先级表、恢复/非恢复以及其他可编程设置为每个DPLL选择活动参考源
  • 系统APLL可使用基模晶体(25MHz至54MHz)或晶体振荡器工作
  • 系统DPLL可接受工作频率实际上在1MHz至150MHz之间的XO、TCXO或OCXO
  • DPLL可配置为DCO,在外部算法控制下合成时钟
  • DCO生成的频率分辨率小于1.11 × 10 - 16
  • 支持1MHz I²C或50MHz SPI串行处理器端口
  • 复位后可通过以下方式自动配置:
  • 内部客户可定义的一次性可编程(OTP)存储器,最多有16种不同配置
  • 如果串行端口处于I²C模式,可使用标准外部I²C EEPROM
  • 1149.1 JTAG边界扫描
  • 10 × 10 mm 72 - QFN封装

应用领域

  • 核心和接入IP交换机/路由器
  • 同步以太网设备
  • 10Gb、40Gb和100Gb以太网接口
  • 4.5G和5G网络设备的无线基础设施
  • OTN复用转发器和线卡

数据手册PDF

优惠活动

购买数量

(2500个/圆盘,最小起订量 1 个)
起订量:1 个2500个/圆盘

总价金额:

0.00

近期成交0