IS61DDPB21M36A-400M3L
IS61DDPB21M36A 400M3L
SMT扩展库SMT补贴嘉立创PCB免费打样
- 品牌名称
- ISSI(美国芯成)
- 商品型号
- IS61DDPB21M36A-400M3L
- 商品编号
- C1353107
- 商品封装
- FBGA-165(15x17)
- 包装方式
- 托盘
- 商品毛重
- 0.001克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) | |
| 接口类型 | 并口(Parallel) | |
| 存储容量 | 36Mbit | |
| 工作电压 | 1.71V~1.89V |
| 属性 | 参数值 | |
|---|---|---|
| 工作温度 | 0℃~+70℃ | |
| 工作电流 | 590mA | |
| 待机电流 | 320mA |
商品概述
- 36Mb IS61DDPB21M36A/A1/A2 和 IS61DDPB22M18A/A1/A2 是同步、高性能 CMOS 静态随机存取存储器 (SRAM) 设备。
- 这些 SRAM 具有公共 I/O 总线。K 时钟的上升沿启动读/写操作，所有内部操作都是自定时的。
- 读和写地址在 K 时钟的交替上升沿上寄存。读和写以双倍数据速率执行。
- 以下在 K 时钟的上升沿内部寄存：读/写地址、读使能、写使能、字节写入、第一个突发地址的数据输入、第二个突发地址的数据输出。
- 以下在 K# 时钟的上升沿寄存：字节写入、第二个突发地址的数据输入、第一个突发地址的数据输出。
- 字节写入可以随相应的数据输入而改变，以逐字节方式启用或禁用写入。内部写缓冲区使数据输入可以在写地址之后一个周期寄存。第一个数据输入突发比写命令信号晚一个周期时钟，第二个突发定时到 K# 时钟的下一个上升沿。
- 在突发读操作期间，第一个突发的数据输出从 K# 时钟的第三个上升沿的输出寄存器更新（在读命令之后两个半周期开始）。第二个突发的数据输出在 K 时钟的第四个上升沿更新，其中读命令在 K 的第一个上升沿接收。
- 该设备使用单一 +1.8V 电源供电，并且与 HSTL I/O 接口兼容。
商品特性
- 提供 1Mx36 和 2Mx18 配置。
- 片上延迟锁定环 (DLL) 用于宽数据有效窗口。
- 公共 I/O 读写端口。
- 同步流水线读，自定时晚写操作。
- 读写输入端口采用双倍数据速率 (DDR) 接口。
- 2.5 周期读延迟。
- 读写操作固定 2 位突发。
- 支持时钟停止。
- 两个输入时钟 (K 和 K#) 仅用于在上升沿寄存地址和控制信号。
- 两个回波时钟 (CQ 和 CQ#) 与数据同时传输。
- +1.8V 核心电源和 1.5、1.8V VDDQ，搭配 0.75、0.9V VREF 使用。
- HSTL 输入和输出接口。
- 寄存地址、读写控制、字节写入、数据输入和数据输出。
- 全数据一致性。
- 使用有限的 JTAG 1149.1 功能进行边界扫描。
- 字节写入能力。
- 精细球栅阵列 (FBGA) 封装：13mm x 15mm 和 15mm x 17mm 主体尺寸，165 球 (11 x 15) 阵列。
- 通过 5 个用户提供的精密电阻可编程阻抗输出驱动器。
- 数据有效引脚 (QVLD)。
- 可选支持数据输入、K/K# 和 BWx# 上的 ODT（片上终端）功能。
- 型号末尾的 (A/A1/A2) 用于定义选项。
相似推荐
其他推荐
- IS61QDB22M36A-250M3L
- IS61DDB42M36A-300M3L
- IS61QDPB42M36A1-500M3LI
- IS61QDPB42M36A1-500B4LI
- IS61DDB24M18A-300B4LI
- IS61DDB22M36A-300M3L
- IS61DDB22M36A-300B4LI
- IS61QDB24M18A-250B4LI
- IS61QDB44M18A-300M3L
- IS61QDPB42M36A2-500B4LI
- IS61DDP2B21M36A-400M3L
- IS61DDP2B22M18A-400M3L
- IS61QDPB42M36A-500B4LI
- IS61QDPB42M36A2-500M3LI
- IS61DDP2B42M18A-400M3L
- IS61VPS204836B-250M3L
- IS61LPS204836B-166TQLI
- IS61LF204836B-7.5TQLI
- IS61VF204836B-7.5TQLI
- IS61VPS204836B-200TQLI
- IS61DDB21M18C-250M3L