ATMEGA324PB-MN

ATmega324PB 是一款基于增强型 RISC 架构的低功耗 CMOS 8 位微控制器。通过在一个时钟周期内执行强大的指令，ATmega324PB 实现了接近每 MHz 1MIPS 的吞吐量。这使系统设计人员能够针对功耗与处理速度进行优化。

AVR 核心结合了丰富的指令集和 32 个通用工作寄存器。所有 32 个寄存器都直接连接到算术逻辑单元 (ALU)，允许在单个时钟周期内执行的一条指令访问两个独立的寄存器。这种架构提高了代码效率，同时实现了比传统 CISC 微控制器快十倍的吞吐量。

ATmega324PB 提供以下特性：32K 字节的具有读写同步功能的在系统可编程 Flash、1K 字节 EEPROM、2K 字节 SRAM、39 条通用 I/O 线、32 个通用工作寄存器、5 个带比较模式的灵活定时器/计数器、内部和外部中断、3 个串行可编程 USART、2 个面向字节的两线串行接口 (I2C)、2 个 SPI 串行端口、一个带有可选差分输入级和可编程增益的 8 通道 10 位 ADC、一个带有内部振荡器的可编程看门狗定时器、符合 IEEE std. 1149.1 标准的 JTAG 测试接口（也用于访问片上调试系统和编程）、时钟故障检测机制以及六种软件可选的节能模式。空闲模式停止 CPU 运行，但允许 SRAM、定时器/计数器、USART、两线串行接口、SPI 端口和中断系统继续运行。PTC 支持多达 32 个自电容传感器和 256 个互电容传感器。掉电模式保存寄存器内容，但冻结振荡器，禁用所有其他芯片功能，直到下一个中断或硬件复位。在节能模式下，异步定时器继续运行，允许用户在设备其余部分处于睡眠状态时保持定时基准。此外，还能够在节能模式下运行 PTC/触摸唤醒，并动态开启/关闭 PTC 模拟和数字部分。ADC 噪声抑制模式停止 CPU 和所有 I/O 模块（除了异步定时器、PTC 和 ADC），以在 ADC 转换期间最小化开关噪声。在待机模式下，晶体/谐振器振荡器运行，而设备的其余部分处于睡眠状态。这使得快速启动与低功耗相结合。

该设备采用高密度非易失性存储技术制造。片上 ISP Flash 允许通过 SPI 串行接口，在系统中重新编程程序存储器，或者使用传统的非易失性存储器编程器，或者通过运行在 AVR 核心上的片上引导程序进行编程。引导程序可以使用任何接口将应用程序下载到应用 Flash 存储器中。当应用 Flash 部分更新时，引导 Flash 部分中的软件将继续运行，提供真正的读写同步操作。通过将 8 位 RISC CPU 与片上自编程 Flash 结合在单片芯片上，ATmega324PB 成为一种功能强大的微控制器，为许多嵌入式控制应用提供了高度灵活且成本效益高的解决方案。

ATmega324PB 支持一整套程序和系统开发工具，包括：C 编译器、宏汇编器、程序调试器/模拟器、在线仿真器和评估套件。